Category: 雕虫小技

cadence 导入DXF文件

1. DXF文件需保存为autocad R12/R14格式，并将spline映射为2D-polyline
2. 如果是在已有的PCB设计基础上导入新的DXF信息，需要勾选incremental addition
3. 对导入的DXF闭合多边形使用Z-copy命令时碰到“Not a closed polygon or CLine”时
1> import dxf file into a unused class/subclass first
2> use Shape-Compose Shape check the options tab and select the right class/subclass for the shape (in this case, class-Board geometry, subclass-outline), then select the imported dxf data,
and you get a composed shape on the class/subclass that you just specified.
3> you might need to delete the imported dxf data afterwards.

Quad 405/606电流倾注式功率放大器浅析

电流倾注式放大器最早应用在Quad405功率放大器上，由P. J. Walkers 先生提出，宣称Class-B放大器偏置的主输出级可以达到媲美Class-A放大器的无失真输出水准。因之获得了1978年的英国女王创新奖。电流倾注式结构从此在音响发展史上占得重要一席。

不过除了早期的国都功放系列采用电流倾注式放大器结构之外，商业音响几乎很少有采用此结构的。一方面是因为专利保护，电路结构被Quad注册了专利。另一方面或许是Hi-Fi爱好者对于放大器的效率并不是很关心罢，Class-A功放带来的低失真才是消费者最关心的，至于效率就留给环保人士吧。

然而，Quad405电路结构的复杂性或许是阻碍它进一步升级改进的一个原因罢。大部分的DIY作品都是依葫芦画瓢----照搬而已，他们辛苦从库存堆里面翻出LM301A和BDY77之类的器件，试图重现当年的声音。这种方法注定很难，所谓画虎画皮难画骨----许多当年的元器件到今天已经停产，难觅踪迹；就算找齐这些器件，完全按照Quad405的电路来组装，号称100%复刻，也不过略得其皮毛。失真或许还达不到Quad405的水平----作者宣称Quad405里面的A类放大器中频失真为0.005%，整机满功率失真在0.01%以内。哪怕这些指标放到今天来看算不得特别优秀。

 

要深入了解电流倾注式放大器结构，我们可以从官方给的Quad405分析用理论电路入手。Z1~Z4四个阻抗元器件构成了一个电桥，电桥两臂之间则是电流倾注器---一对大功率输出三极管。在音频范围内，Z4的阻抗远小于Z3；而Z3上的压降应该等于Z4的压降与一个PN结压降之和。故而在大功率输出状态下，大部分的输出电流经由Z4流出。值得注意的是，图中的放大器A并不是普通的电压负反馈放大器，而属于电流负反馈放大器，它的反相输入端是一个低阻抗输入节点---对交流信号来说是接地的----这也是为什么在简化分析中，实际电路中的R16没有出现在这里的原因。从理论上来说，电流倾注式放大电路是一种结合了负反馈和前馈技术的混合电路结构。Z3支臂为前馈路径，负责将A类功放的“不失真”信号（以及误差信号）输出给负载；Z1支臂则将推挽对管的输出采样到A类放大器反相输入端，构成负反馈，Z1，Z2，Z4共同决定负反馈信号的强弱。不难看出，这个电路的电压增益是小于单位增益的，详细分析见后。

右图是Quad 405分析失真用简化电路图，Tr2~Tr4和Tr1共同构成A类放大器，R2为A节点虚拟负载电阻，值约等于Tr2基级看进去的输入电阻。B-C节点之间则是B类偏置的功率对管，也即是主要失真信号源。我们假设B-C之间的电压与输入电压Vs有以下关系式：VB-VC=k*Vs---其中k为非线性因子，则有图示的方程组。

求解这个方程组最好借助matlab，并整理其中与非线性因子k相关的各项，不难发现，其中的主要失真项在条件Z1*Z4=Z2*Z3满足的情况下将等于零。另一个事实则是，求解的源电压增益（Vo/Vs）表达式中,分子有ZL项，表明Quad功放驱动负载方式为电流驱动，非电压驱动。虽然，Quad功放的输出电阻还是很低的---输出电阻显然和输出信号大小相关---但是我们也无需担心喇叭的阻尼问题。

右图是Quad405的详细图纸，其间的频率补偿器件着实不少，R17, C7组成超前相位补偿电路？它们在电路中的作用真不太好理解；C8作为电桥的一臂，本质上来说也是密勒补偿电容的一部分。L1，R37组成输出下管的补偿电路-----准互补电路的缺点之一就是上下管频率特不一致，复合管的特征频率远低于上管。R4，R5，C2组成直流伺服电路。LM301A作为预放大级，放大倍数为15. TR2的射级为电流负反馈的馈入点，从而后级的电压增益约为3.78倍------R16虽然没有在失真分析电路中出现，但是它与R20/R21共同决定了后级的闭环增益-----这就是电流负反馈放大器的奇特之处。TR2，TR3，TR4，TR7共同构成了A类小信号放大器。

A类放大器输出级的电流由R30、R31确定，约为45mA。不过为了增大大负载下A类放大器的交流增益，设计者又通过C10引入正反馈来增大输出级的交流负载，可谓用心良苦。

上述电路的简化电路图，方便理解Quad405电路的结构。电桥的四个臂由电容，电感，两个电阻构成。虽然，电桥的电容电感都可以相应的换成电阻，但是作者巧妙选用频率器件构成电桥的两臂，对稳定电路工作起到了重要的作用。其中的电容如前所述，用作频率补偿，电感作为输出对管与负载之间的隔离---预防喇叭电缆的电容与输出对管振荡。

当我们现在再回过头审视Quad 405功放设计，我认为还存在不少缺点。首先是为了降低失真，闭环增益设置得比较低，只有3.78左右。本来用作直流伺服的LM301A还额外担负起了前置放大器的重任。C9，C11似乎被用作超前补偿电容？不难看出，当频率较高时，C9，C11能提供额外的电流到输出级，部分补偿了A类放大器在高频段的增益下降，于传递函数而言，则是在系统传输函数上增加了两个零点。自然，准互补对管也是那个时代无奈的选择，如果今天要重新复刻Quad405，大可选用具备良好配对性能的音频对管。

熟悉了Quad405之后，自然不难理解Quad606的设计，它可以看做Quad405的升级版。而且，Quad606更加直截了当的电桥式结构也让我们理解它变得更容易。T1位输入缓冲级，不具备电压增益。T3 T2作为共射共基结构组成了宽频带的高输出阻抗的放大级，并且，电流负反馈信号从T3的发射极注入。T5~T7构成了所谓的A类放大器。其余就是标准的准互补输出级以及电流倾注式电路特有的输出电桥。IC1为直流伺服IC。

我们首先将重点放在Quad606的电路结构如何能抵消B类放大器的失真上。首先画出右图所示的简化电路图，并假设A类放大器为纯粹的电流放大器，输入参量为电流，输出参量也为电流。运用matlab求解方程组后提取与非线性因子相关的k项，不难发现当条件Z1*Z4==Z2*Z3时，占主导作用的失真项将等于零----并且A类放大器电流增益β越大，残留失真越小。

要理解Quad606的频率补偿原理，我们首先从分析A类放大器各级的频率特性开始。从电路不难看出，T1为共集电极接法，并且不在反馈环路内，并不影响系统稳定性。T3对输入信号来说是共发射极接法，而对反馈信号来说是共基级接法，频率特性极好。T2为典型的共基级接法，作为T3的负载，进一步展宽了T3的频响，而且共基级电路的高输出阻抗有益于提高后级电路增益。T5作为共集电极电路，理应具备极宽的频率响应才是，不过在这里它的信号源是一个电流源！导致它的-3dB频率点约为fβ----晶体管的共发射极截止频率。这也正是电路设计者选择在这一级做主极点补偿的原因，R8 C4构成主极点补偿网络。补偿之后的极点约为1/(2*π*Gm*Re*R'be*C4)----其中Gm为T5跨导，Re为等效发射极电阻（约等于R14并上T6基极输入电阻）。详细的分析见右图，不过更简洁的分析方法是先将T5的输入回路单独等效出来，不难发现，等效之后的输入回路时间常数没有改变，不过电阻阻值增大了Gm*Re倍，电容则减小了同等倍数。

 

这里不得不提到的是设计者在设计此电路时的各种考量。为了尽可能利用电源电压，增大输出信号摆幅，T7的发射极并未接发射极电阻（忽略共享的0.05 Ohm共享电阻），T7的静态电流约为53mA（由R16，R17阻值以及电源电压决定），发射极电阻上的压降会限制输出电压摆幅。而为了提高此A类放大器的增益，T5的基极输入阻抗又应该越高越好，所以R14取为3.3K，并且T6的发射极也串接了330 Ohm的电阻。这样子就使得T5管的静态电流只有不到400uA---晶体管的特征频率在静态电流低的时候会随之急剧下降。不过既然要在这一级做主极点补偿，这一损失倒也显得无足轻重了。

T6级输入为T5级的输出---共集电极电路的低输出阻抗（在这里约为3.3k，不是特别低），并且为共集电极组态，故而这一级的极点频率较高。

T7级为共发射极组态，由于Miller效应影响，极点频率主要取决于Cob以及这一级电压增益的大小----它的极点频率实际上接近于补偿之前的第一级放大器的极点频率fβ----所以有必要针对这一级做频率补偿。设计者巧妙利用负反馈电路反馈支路可以引入一低频零点的特性---使用C8和R24构成的零点补偿了输出级的低频极点。

John Linsley-Hood 1996电路简析

John Linsley-Hood 在1969年发表了他的手焊功放--JLH1969，无意间也创造了一款恐怕是流传时间最长的晶体管功放。其时，音响界正值电子管到晶体管过渡的年代，人们依然沉浸于电子管的靡靡之音中，却苦于晶体管电路没法提供类似于电子管功放的音色。JLH的电路则在满足人们音色取向的同时--JLH先生认为它的音色几乎和威廉姆逊放大器一样，用晶体管替代了笨重的电子管，自然也摒弃了结构复杂的输出变压器--JLH宣称制作成本仅为同输出功率电子管功放的十分之一。要知道彼时晶体管还是新鲜玩意儿，自然价格不菲。今天制作一款JLH电路的成本应该不足同输出功率电子管功放的百分之一到千分之一。

沉迷于电子管音色的音响爱好者自然对JLH1969电路念念不忘，DIY作品也是层出不穷，殊不知JLH先生在1996年看到大家对它的1969电路如此热爱时，也适时更新了它的电路，这就是JLH1996。简单说，它是1969电路的升级版，或者说现代版--取消了输出耦合电容，电路由OTL变成了OCL；供电自然也改成正负双电源供电；升级部分停产晶体管型号为新型晶体管；升级了稳压滤波电路以及静态电流调节电路。

电路如右：

JLH-1996与1969电路在工作原理上保持一致，Tr4作为输入级，为基本共射放大器组态。集电极的输出耦合到Tr3作二级放大。这里，对于输出管Tr1来说，Tr3相当于共集电极组态；而对于输出管Tr2来说，Tr3相当于共发射极组态。两种组态的区别是频率传输特性不同。从二级放大器Tr3的结构不难看出电子管放大电路的影子--电子管分相器，将一路输入信号分成大小相等，相位相反的两路信号。这也不难理解，JLH所处的时代正是电子管放大器鼎盛时期。

输出级也不同于现今的全互补（准互补）结构，两个NPN晶体管分别做共射，共集组态而构成输出级。或许是时代的限制，让JLH只能选择NPN管作为对管组成输出级，又或许是JLH先生有意为之。无论如何，这个特殊的输出级结构造就了JLH电路特殊的电子管音色--它的失真集中在二次谐波失真上，其余奇次谐波几乎不可见。

要深入理解JLH1996电路，可以先从电压放大级（VAS）入手，即Tr3。它的型号为2N1711，属于比较古老的晶体管了，从参数可以看出，它的Hre（反向电压传输系数）和Hoe并不是很小--至少在JLH电路分析中，完全忽略这两个参数是不合理的。按照右图的参数，在2N1711集电极接恒流源时（近似集电极交流负载为无穷大，等效于JLH输出端未接喇叭），它的最大电压放大倍数约为740. Pspice仿真的结果则为4000左右--根据公式，2N1711在静态电流为20.36mA时，hoe约为2.06K，而Pspice仿真结果显示2N1711 hoe约为5.44K，不过似乎Pspice完全忽略了Hre的存在。在集电极负载为1.6K时（等效于JLH输出端接8欧姆喇叭），中频放大倍数约为650倍。Pspice仿真结果显示918倍。

再来看频率特性，Tr3输出分为两路，Tr1的输出取自Tr3发射极，此路信号的-3dB带宽很宽，主极点由Tr1决定；第二路由Tr3的集电极取出，此路信号的-3dB带宽Pspice显示为105KHz。如果用解方程组的方法求信号传递函数的话会发现，Miller法则在这里是可行的（Rbe||Rs>>1, gm*Rc*Cc>>Cbe）--电路传递函数为两极点一零点结构，主极点和第二极点距离很远，零点不幸在右半平面，不过好在频率很高（w=gm/Cc）。计算显示主极点频率约为30KHz。类似的法则用于Tr1，可以求出Tr1的主极点频率。进一步，若要两路输出信号的频率响应基本一致，则要求输出管的集电结电容约等于VAS级集电结电容乘以它的电流放大系数。

有了上面的基础，我们可以进一步分析电路的闭环特性。不难看出，JLH电路采用的是电流负反馈结构--与普通的电压负反馈不同的是，电流负反馈的带宽与反馈电阻R8的取值有关。简化的分析电路如右图，Tr4的集电极电流注入复阻抗Ts，它其实就是Tr3的等效输入阻抗---其中容性部分主要由单向化后的Miller电容构成。复阻抗的电压经Tr3放大之后由Tr2缓冲输出，即Vo。结果很简洁也很让人意外，放大器的带宽跟负载无关，也和Tr3，Tr2的电流放大倍数无关，仅仅取决于R8的阻值和Tr3集电结电容的容值！当然前提是上述的主极点假设成立。

有不少音响爱好者在复刻JLH电路时会出现振荡的现象，原因之一就是Tr3（或者Tr1，查阅目前大功率音频输出管的规格书，Tr1的Cob一般不会太小，约500pF左右）的Cob太小，不足以构成主极点--与其它的高频极点距离太近，导致相位幅度条件不满足。解决方法有二，按比例增大R8，R6阻值--增大阻值会导致电路开环增益降低，可能导致失真变大；或者在Tr3以及Tr1 C-B极之间并联补偿电容，自然，也可以在输出点和Tr3基极之间串入一补偿电容。

JLH先生在1969电路里提到，Tr1, Tr2, Tr3构成的回路内部存在负反馈，有助于提高输出的线性度。不过JLH先生并没有详细解释这种内部反馈机制。具体分析见右，这种结构的输出级相比于更现代的互补对管输出级，在线性度上其实还是挺优秀的。首先，输出对管无需配对，Tr1 Tr2的电流放大倍数不需要严格相等。其次在接近输出削波之前，输出都保持良好的线性度。

基于互补对管的输出级结构，只有严格配对，并工作在纯甲类状态下，才能保持良好的输出线性度---如果工作在甲乙类，它的开环线性度会很差，大都需要深度负反馈来改善闭环特性。这也是为什么现代的功放设计普遍采用超高电压增益的VAS级和输入级的原因。

超级稳压器噪声性能测量

最近想用LM317 联合LM7815做一款性能型稳压器，电路如右,

LM317作为前置稳压器，与一般的二级稳压电路不同的是，它的参考地是输出电压。从而第二级的稳压器两端的电压近似不变--输出电压因为负载的变动直接耦合到前置稳压器，提高了整个电路的性能。

先来看看业界标杆Linear的LT317的表现，

LT317 0mA loading FFT-AC coupled to AP

LT317 200mA loading FFT - 90KHz BW

LT317 200mA loading RMS Noise - 90KHz BW

电路用NS的LM317和NS的二手LM7815搭建，

Super Regulator 0mA Loading FFT

Super Regulator 200mA Loading FFT - 90KHz BW

Super Regulator 200mA Loading RMS Noise - 90KHz BW

单独用LM7815的表现，

LM7815 200mA Loading FFT

LM7815 200mA Loading RMS Noise 90KHz BW

其实，NS的LM317似乎比Linear的LT317在PSRR上稍胜一筹，

LM317(NS) 0mA Loading FFT

LM317(NS) 200mA Loading FFT

LM317(NS) 200mA Loading RMS Noise 90KHz BW

电源输入端使用的一个小功率变压器（8VA）桥式整流后1000uF电容滤波

LM3886 MUTE引脚功能浅析

LM3886的官方spec对Mute引脚的功能做了详细描述，指出当mute引脚外接电路使得流出Mute引脚的电流大于0.5mA时，电路处于unmute状态，否则芯片会随着电流的减小进入mute状态。同时它也给出了下拉电阻RM的计算公式RM = (|VEE| − 2.6V)/I8

结合简化的芯片内部等效电路图，不难理解当有0.5mA电流流过Mute引脚时，Mute引脚对地电压约等于三个PN结压降加上1K电阻上的压降：0.7*3+0.5*1 =2.6V。故而正常工作时Mute引脚对地电压约为-2.6V. 注意图中容易误导后学的地方，MUTE下面的GND并不是暗示你可以把Mute引脚下拉到地。

再来看mute引脚电流对信号的衰减曲线图，当Mute电流小于0.3mA时，信号开始衰减，到0.01mA时，衰减值达到90dB左右，

 

如何设计Mute电路呢，最简单的方法，如果不需要mute功能，直接接一合适阻值的电阻到负电源即可，如下

更稳妥的做法是加一个电容在Mute引脚和地之间，可以比较有效的预防开关机pop声以及开关Mute功能时音量的突然出现，消失。

上图中，假设开关S1始终闭合，在上电时刻，Mute引脚（8）电压为零，随后电源电压V+/-迅速上升，负电源V-通过RM对CM缓慢充电，Mute引脚电压缓慢下降，达到约-2.0V时电流开始从Mute引脚流出（而不仅仅是CM的充电电流流过RM），此时LM3886增益衰减从约负无穷回升到零。电路完成了软启动。在这里我们假设开机时电源的上升速度远快于由RM CM决定的时间常数。

在关机时刻，无论V-下降速度，流过RM的电流会随着|V-|减小而减小，但CM会试图维持Mute引脚的电压在-2.6V，从而流出Mute引脚的电流基本保持不变。当|V-|开始小于2.6V时，CM继续通过Mute引脚内部电路放电，时间常数由CM以及Mute引脚内置电路等效电阻决定（1K电阻加上三个PN结的串联等效电阻）。可以看出，关机时Mute电路并没有很快时间发挥作用，所以有人提出了如下的改进电路，

加入的齐纳二极管D1确保|V-|小于约18V后流出Mute引脚的电流为零，提前使LM3886进入Mute状态。不好的地方是，D1的噪声多少会进入放大环节，影响芯片信噪比。更好的解决方法是加一个电源电压监测电路，在|V-|小于某一值时断开开关S1，使LM3886进入Mute状态。

PCM1702 SM5813/SM5843 电路设计

  1. 当SM5843的CKSL引脚为低电平时，SM5843的输出格式为

  • 值得注意的是，BCKO脉冲的个数取决于输出数据的比特位深，故而位深为18bit时，为18个BCKO脉冲；20bit为20个BCKO脉冲。虽然每一个数据更新周期对应的系统脉冲个数为32个，实际发出的BCKO个数则为18/20.
  1.  PCM1702要求的数据输入格式为，

  1. 虽然图示latch的下降沿紧跟在LSB之后，但是实际上它们之间没有严格的时序要求，BCK始终为移位寄存器的驱动时钟，而Latch信号的下降沿则负责将移位寄存器的数据并行锁存到DAC内部的寄存器
  2. PCM1702 datasheet给出的最大BCK频率为16.9MHz，实测运行到19.2MHz没有任何问题，不过超过这个频率之后SM5813就没有输出了…不得不说，日本芯片手册给出的上限是多少就是多少，完全没有裕量。

GIC电路实现三阶贝塞尔滤波器

二. GIC滤波器仿真分析

  • 首先写出三阶贝塞尔响应的传递原型函数，并映射到所需频率上，得到最终的传递函数。并分别与LCR电路实现和FDNR电路实现相比较

  • 得到的电路如下

  • GIC电路行为仿真模型如下，ELAPLACE传递函数设定为理想运放—放大倍数10^9，无零极点

  • GIC实际电路模型如下

  • 仿真结果如下

  • 不难看出，行为模型的仿真结果与LCR实现结果几乎一致，有着理想的滤波器衰减特性。而由OPA627实现的电路在频率1.25MHz处开始偏离理想特性，几乎停止衰减。在这一点达到的衰减值为66dB。
  • 将上图中OPA627替换为LT6230，仿真结果如下，选用增益带宽积为215MHz运放后，衰减值达到了90dB。

  • 我们知道GIC滤波器优点之一为低噪声，为了减少电阻热噪声，尝试将电阻R1，R2的阻值减少为原来的十分之一，并相应调整FDNR值和电容值，

  • 仿真结果如下，

  • 可以看出，频响特性在675KHz处停止衰减，频率点处衰减值约为52dB。

结论：由于非理想运放的有限增益带宽积，有源滤波器在高频段的衰减值非常有限，解决方法之一是合理的选择RC的比值，实现较好的衰减特性，其二是在有源滤波器输出端加一级RC低通滤波，可以有效的抑制高频成分。

三. 贝塞尔滤波器特征频率选取

  • 选取贝塞尔滤波器一般是为了更好的群时延特性（时域则对应较好的方波响应），所以选取滤波器特征频率时一般均从时延特性出发，从归一化群时延曲线图可以看出，三阶贝塞尔滤波器在1.2倍归一化特征频率以内群时延基本为固定值。故而我们将20KHz频率点映射到1.2倍归一化频率处，求得T0 = 9.55e-6. 将Omeg =1.2 带入三阶贝塞尔滤波器传递函数，可进一步求得此频率点处幅度衰减为0.77dB，满足CD音频滤波器的设计要求（DVD要求在20KHz处幅值衰减不大于0.1dB，要求更严格），最后电路如下

  • 若要求20KHz处增益变化小于0.1dB，则由滤波器的传递函数可以估算出，在Omega =0.98时，衰减约为0.09dB. 若Omega=0.98映射为20KHz，则Omega=1映射为20.41KHz。电路参数如下

 

  • 仿真结果如下，在66KHz处衰减约为15dB

PDF格式原文

Bessel Filter Constants

A Low Noise, Low Distortion Design For Antialiasing And Anti-Imaging Filters

基于运放的线性稳压器稳定性分析

曾经看到一篇文章说，LM317内置的误差放大器，其性能大致相当于uA741的水平，于是有了超级稳压器，文章由Jung Walt发表在杂志上。文章主要讨论了稳压器的噪声性能以及元器件选择等问题。我在2012年也手焊了一台，其时手边并没有专业测试仪器，电路能正常工作我已经很高兴了。

现在回想起来，这个电路似乎还有一个问题没有解决，它在容性负载下能稳定工作吗？对输出端接的电容的容值，ESR有要求吗？我们知道，一般的高速运放对输出端所接负载电容大小是有要求的，如果容值过大，一般会推荐在反馈点之后串联一个小电阻来做隔离。但是这些措施对于基于运放的稳压器来说是不适用的。

基于运放的线性电源稳定性可以首先分为两部分分别研究，其一是运放自身的频率特性：在感兴趣的频率范围内，运放可以看做一个双极点系统。以OPA627为例，第一极点频率在10Hz附近，而第二级点在50MHz附近。在更高的频率范围内，运放的增益已经降到0dB以下。其二是功率管，一般做共集电极连接，共集电极电路在输出端为纯阻负载的时候有着非常高的带宽；在容性负载的时候（暂不考虑输出电容ESR）近似为一零一极系统，零点频率约在特征频率点处，极点频率约等于Gm/CL—Gm 为管子跨导增益，CL为负载电容 —参考<电子线路-线性部分-第二版>。故而，原来单位增益稳定的运放可能会出现不稳定的情况，因为新引入的极点频率一般来说会低于运放原第二级点，导致相位裕度不够。

如何解决环路不稳定问题呢，主要是依靠输出电容自身的ESR，它会引入一额外的零点。在使用铝电解电容作为输出主滤波电容的时候，零极点频率比较接近，电容ESR引入的零点会抵消极点的影响。

记输出电容的ESR值为\(r_{ESR}\)，电容引入的零点频率约为

\(\omega_z=\frac{1}{r_{ESR} C_L}\)

假设电路输出电流为110mA，可以求得此时1/Gm约为0.23欧姆，与钽电容或者铝电解电容的ESR值较为接近。电容ESR引入的零点可以较好的和射级跟随器的极点相互抵消。

Microcap的仿真结果可以印证上面的论述。

 

 

在输出电容ESR比较低的时候，输出幅频特性曲线出现尖峰，相频特性在此频率点处出现剧烈变化。电路实测也验证了这种结果，当输出接有1uF MLCC电容时，电路出现轻微振荡，频率在500KHz附近。

调整输出电容的ESR和容值，可以发现，在ESR比较小的时候，输入到输出的相位会在约+/-180度之间剧烈跳动，并且输出电压出现尖峰。我们知道，环路零极点如果导致输出相位出现+/-180度的变动时，均可满足电路振荡条件。

将输出电容的ESR增加到100m欧姆，可以看到输出幅频，相频特性变得缓和。

 

 

 

 

Intel 六代七代主板修改BIOS支持八代I3 CPU

资料来源：

Fixing PCI-Express for Coffee Lake CPUs on Sky/Kaby Lake non-Asrock(and some new Asrock) motherboards

[GUIDE] Coffee Lake CPUs on Skylake and Kaby Lake motherboards

  1. 准备好必须的软件：UEFI BIOS Updater (UBU) in version 1.69.11.fix， Intel Binary Modification Program (BMP) v2.6.7 （安装到电脑），AMI Aptio V UEFI MMTool v5.0.2.24 或者更新的版本.vbios以及bsf文件包，然后执行以下步骤—在附件的软件包里，这些动作都已经做好了
  2. 1. Unpack the UBU folder (v1.69.11.fix): this will be the main working folder
    2. Install Intel BMP on the PC: it will be used to prepare the updated vBIOS
    3. Copy the VBIOS_and_BSF / SKLKBL folder into the UBU folder
    4. Check that the MMTool.exe program has exactly this name (without spaces or numbers, possibly rename it) and insert it in the UBU folder
    5. Leave a copy of the BIOS to be changed in the UBU folder
    6. In the folder UBU / modules / mCode replace the file “sel1151.bat” with the one with the same name attached to this post and in the subfolder 1151 insert the attached file: “cpu906EB_plat02_ver00000072_2017-09-20_PRD_A08C2841.bin”. these two files will allow the Coffee Lake microcode to be inserted semi-automatically.
  3. VBIOS UPDATE–更新vbios
    1> Open the BIOS to be modified with the MMTool program, select the “Option ROM” tab, in the table click on device 406, note the relative value of the “GUID section”, extract the OROM naming it “vbios.dat” and click on “apply”. Close MMTool.—在这个步骤里要记下406记录条后面的GUID部分，例如：C5A4306E-…….后面会用的这串数字

    2> Open “vbios.dat” with notepad and look for the first string “Intel(R)”: just before it, there must be a number between 1034 and 1054. This number represents the version of the original vBIOS. Take note and close without saving.—记下这串数字，例如1039

    3> Open the previously saved “vbios.dat” file with the Intel BMP program, using as a script file (.bsf) that of the corresponding version taken from the SKLKBL folder (in this example it is 1039).

    Once opened, save the settings from: “BIOS Settings” -> “Save All” by naming the “transfer” file with the extension .ssf. We have thus saved the settings of the original vBIOS that will be transferred to the new one. Close the program.

    Open “transfer.ssf” with notepad and remove ALL the line that starts with “STRING $ Signon Intel (R) …”. Save the file and close it (Doing this you have removed the old vBIOS description).—搜索字符串“STRING$ Signon INtel(R)”,移除所有以这个字符串开头的字符行

    4> Open the “skl_1054.dat” file and the corresponding .bsf file in the SKLKBL folder with the Intel BMP program.

    Apply the original settings to the new vBIOS with: “BIOS Settings” -> “Apply All” by selecting “transfer.ssf”. After a few moments of processing the file is ready. Save the file as new_vbios.dat and close the program.

    5> Now you need to replace the OROM in the original BIOS. Open the BIOS with the UEFITool program (it is also located in the UBU folder). Using the “Search …” function (File menu) in the GUID tab, enter the first part of the values ​​noted in step 1. (Section GUID), select “Header only” and confirm.

    The result of the search with the address should appear below (Messages). Double-clicking on the line in the “Messages” window highlights a line in the “structure” window. Double-click on this line.

    6> (OPTIONAL) to verify that the correct OROM portion will be replaced, from “Action” -> “Section” -> select “extract body”, choose the name vbios1.dat and save. Check with an editor (for example HxD) that vbios1.dat and vbios.dat are identical.—可选步骤，可跳过

    7>with the line selected in step 5, from “Action” -> “Section” -> “replace body” and select the file new_vbios.dat. Confirm, then save the file (Save image file) with a new name and exit UEFITool. Now the BIOS has a vBIOS updated to version 1054.

  4. GOP driver and Microcode UPDATE–更新GOP驱动和微码
    remove all BIOSes in the UBU folder, leaving only a copy of the one with the updated vBIOS. Launch UBU.bat as an administrator: the program should automatically select the BIOS by performing some operations such as removing the manufacturer’s protections and renaming the file. After a few seconds, you are asked to press any key to continue.—在UBU文件夹里面仅留下一份修改好vbios的BIOS文件—文件后缀.bin，文件名随意。以管理员权限运行ubu.bat

    The main menu of UBU appears, where some BIOS attributes are shown. If the vBIOS update has been carried out, the VBIOS version -1054 will appear.

    By choosing option 2, the GOP Driver update is updated (updated version 9.0.1074), confirm by pressing 1. The GOP Driver is updated automatically. Pressing a button returns to the main menu, with the updated driver.

    Choose option 7 (CPU Microcode) to proceed to the last step. A new window opens with the available Microcodes and the available options. Depending on the type and size of the BIOS there will be two microcodes (BIOS of 8 MB) or three or more (BIOS of 16 MB).

    IMPORTANT NOTE: UBU can save a maximum of two microcodes even if originally there are more. This means that if you want compatibility with Coffee Lake, you need to “sacrifice” the present Kaby Lake microcode.

    To proceed select option 1. The update has two successive phases: first the microcode is requested for Kaby Lake.
    To enable a Coffee Lake processor select the last value (72): that will insert the relevant microcode.

    UBU also asks to upgrade the Skylake microcode. I recommend that you select the BE value. The program automatically proceeds and updates the two microcodes: in the table that will appear there should be both.

    Press any key and then exit with 0. Choose the name that will be given to the BIOS (it will probably be renamed as the original to have it accepted by the update module).

  5.  修正PCIE无法使用问题，管理员权限运行patcher….命令格式：pcie_patcher.cmd bios.bin

附件：Coffelake_CPU_on_Skylake_Kabylake_MOD_Tools

Intel BMP Utility v2.6.7

patcher1.4

 

绕线电阻最大瞬时功率承受水平计算

本文主要复述一下Vishay的文章，所有数据亦基于Vishay RS系列绕线电阻

依据Vishay的参考资料，电阻所能承受的过功率依所加脉冲不同的时间长度而定，大致可分为以下二个时间段

  1. 短脉冲作用下额定功率值，指脉冲的持续时间在交叉点时间以内—即电阻丝产生的热量还主要集中在电阻丝本体，没来得及传导到电阻本体材料，引脚以及外壳。此时，电阻丝会被瞬时加热—电阻丝所能承受的最高温度决定了它在短时间内能承受的最大功率（或者说能量值）。这个能量值和电阻的阻值，电阻丝材料等有关。Vishay并未给出具体的计算公式
  2. 长脉冲作用下额定功率值，指脉冲持续时间在交叉点时间到5s以内长度的脉冲—此时电阻丝产生的热量已经传导到电阻体，引脚等材料，但是电阻和外界并未达到热平衡状态。对于此种脉冲电阻的过功率能力为：1>若脉冲长度为5s，电阻承受功率可达5倍或者10倍电阻标称额定功率—这个参数会在datasheet里面说明。2>若脉冲长度为1s到5s之间，电阻可承受的功率为电阻在5s可承受的功率基础上乘以5，然后除以时间。3>小于1s，电阻可承受功率等于电阻在1s脉冲下的可承受功率值。

如何计算交叉点时间值，具体数值与阻值，材料，环境温度相关。可参考附文范例

原文：wirewound_resistors_pulse_handling_capabilities